• 積體電路設計、積體電路佈局、數位系統設計

亞東技術學院 電子工程系 講師

1.H. H. Tung and R. B. Lin, "Granularity of Via Configurable Logic Block for Structured ASIC, " SASIMI 2015 Proceedings, pp.106-110.

2.H. H. Tung, K. Y. Ye, Z. G. G, M. X. Chen and Y. Q. Haung, "LED Alert Bracelet for Patients with Cognitive Dysfunction," RF and Wireless Technologies for Biomedical and Healthcare Applications (IMWS-BIO), 2015, pp.45-46

3.Y. C. Chen, H. Y. Pang, K. W. Lin, R. B. Lin, H. H. Tung, and S.C. Su, "Via configurable three-input lookup-tables for structured ASICs," in Proc. 20th Symp. Great Lakes Symp.on VLSI, 2010, pp. 49-54.

4.H. H. Tung, C. Y. Chen, D. W. Hsu, H. S. J. Hsu, S. Y. Chen, and R. B. Lin, "Via-configurable logic block architectures for standard cell like structured ASICs," in Proc. 12th Int. Sym.

5.Y. W. Tsai, K. C. Wu, H. H. Tung, and R. B. Lin, "Using structured ASIC to improve design productivity," in Proc. 12th Int. Symp. Intergrated Circuits, 2009, pp. 25-28.

6.M. C. Li, H. H. Tung, C. C. Lai, and R. B. Lin, "Standard cell like via-configurable logic block for structured ASICs," in Proc. IEEE Computer Society Annual Symp. on VLSI, pp. 381-386, Apr. 2008.

7.Lin, T.-Y., et al., Double-Via-Driven Standard Cell Library Design. Design, Automation, and Test in Europe 2007 p. 1212 - 1217

1.Hui-Hsiang Tung, Rung-Bin Lin, Mei-Chen Li, and Tsung-Han Heish ,"Standard Cell Like Via-Configurable Logic Blocks for   Structured ASIC in an Industrial Design Flow," IEEE Trans VLSI (accepted)"     

2.董慧香，洪維駿，莊翔宇，"以結構化專用積體電路設計方法實現4位元算術邏輯運算單元”",亞東學報第30期，pp:103-110，2009。 

3.董慧香，黃義和，林群傑，賴彥宏，陳惠欣，“PC-based 的IC實體佈局設計及晶片下線流程”，亞東學報第26期，pp.61-65，2006。

1.101-104教育部「智慧電子跨領域應用專題系列課程計畫」，電子系主要參與成員。

2.101-104教育部「智慧電子跨領域應用專題系列課程計畫」，電子系主要參與成員。

3.103-104教育部前瞻技術精進課程及模組推廣計畫，電子系主要參與成員。

4.103教育部前瞻技術精進課程及模組推廣計畫，計畫主持人。

5.93-95學年度教育部顧問室技職校院進階FPGA與系統雛型設計課程推廣計畫，電子系主要參與成員。

1.亞東醫院產學合作”「愛之秤」-具體重量測功能之位移機”，執行期間：105/02/01~105/11/30，主持人。

2.奇景光電”學生赴奇景光電IC佈局實習”， 執行期間：105/02/22~105/06/24，主持人，2位學生，每位學生約680小時。

3.瑞星科技”學生赴瑞星研發部門實習”， 執行期間：105/02/15~105/06/24，主持人，2位學生，每位學生約680小時。

4.流亞科技”學生赴流亞科技研發部實習”， 執行期間：105/01/21~105/06/24，主持人，1位學生，每位學生約748小時。

5.普誠科技”學生赴普誠科技IC佈局實習”， 執行期間：104/01/04~104/06/30，主持人，1位學生，每位學生約640小時。

6.銓盛電子”學生赴銓盛電子產品品管與維修實習”， 執行期間：104/03/23~104/06/30，主持人，2位學生，每位學生約432小時。

7.奇景光電”學生赴奇景光電IC佈局實習”， 執行期間：104/03/02~104/06/30，主持人，2位學生，每位學生約698小時。

8.流亞科技”學生赴流亞科技研發部及生產部實習”， 執行期間：103/02/05~103/06/10，主持人，2位學生，每位學生約570小時。

9.奇景光電”學生赴奇景光電IC佈局實習”， 執行期間：103/02/10~103/06/27，主持人，3位學生，每位學生約807小時。

10.奇景光電”學生赴奇景光電IC佈局實習”， 執行期間：102/01/23~102/06/28，主持人，4位學生，每位學生約756小時。

11.南亞科技”學生赴南亞科技IC佈局實習”， 執行期間：102/03/04~102/06/28，主持人，2位學生，每位學生約500小時。

12.台灣嵌入式暨單晶片系統發展協會”單晶片丙級能力認證數位教材”， 執行期間：99/09/01~100/07/31，主持人。

13.南亞科技”學生赴南亞科技佈局部實習”， 執行期間：99/03/08~99/05/31，主持人，3位學生，每位學生314小時。

14.台灣嵌入式暨單晶片系統發展協會” 數位邏輯丙級監評培訓”， 執行期間：98/03/01~98/11/30，主持人。

15.教育部顧問室前瞻晶片系統設計(SoC)學程計畫_PAL” IC layout教材設計與製作”，執行時間：98/04/01~98/12/30。

16.亞東醫院”學生赴亞東醫院醫工室實習”，執行期間：98/05/01~98/12/30，共同主持人，每位學生80小時。

17.寰群科技”學生赴寰群科技股份有限公司實習”，執行期間：98/06/01~98/07/31，共304小時。

18.教育部高職策略聯盟”單晶片丙級能力認證培訓計畫”，F25049，執行期間：97/09/01~98/07/31，共同主持人。

19.家侖股份有限公司”單晶片丙級能力檢定考題研究”，執行期間：95/12/15~96/06/30，主持人。

20.教學卓越計畫”教學實驗技術手冊 - 單晶片丙級能力認證”，執行期間：96/12/01~96/07/31，主持人。

21.教育部高職策略聯盟”單晶片丙級能力認證培訓計畫”，D22092，執行期間：96/09/01~96/12/31，共同主持人。

22.教學卓越計畫”VLSI課程教具製作”，執行期間：95學年度，主持人。